微机原理与接口技术2.3.2Pentium4处理器内部结构及工作原理动态分支预测器/4096项系统总线指令TLB分支目标缓冲器BTB1★指令译码器微指含ROM+微指令序列器总线接跟踪Cache分支预测MIS执行跟踪Cache.12000微操作口单元器，4096项BTBBIU分配资源，重命名寄存器，RAT，128内部寄存器100MHzV★64位整型浮点微指令队列4倍速存储器微指令队列3.2GB/s整型调度浮点调度1FPGenFP MemSlow IntFast IntFastIntMemoryy*★整型寄存器文件浮点寄存器文件旁路网络N1213L22XALU2XAGU慢ALUCache2XALU2XAGUFP存储FMulSSE/MIVX简单加载地复杂简单存储地FP移动FAddSSE2L2指令址单元指令指令址单元FXCHCache控制单元256位宽，核心时钟L1数据Cache8KB4路相联，双端口硬件数据预取11/
微机原理与接口技术 / 11 2.3.2 Pentium 4处理器内部结构及工作原理
儿原理与接口技术2.3.3NetBurst微结构处理器的新技术1.SIMID技术.57条MMX指令操作8个64位长的MMX寄存器内的紧缩字节（8个字节打包成一个64位长的数据）、字或双字整型数上执行SIMD·70条SSE指令处理在8个128位的XMM寄存器中的单精度浮点数和在MMX寄存器中的紧缩整数。高速缓存控制指令通过增加主存到Cache和处理器到主存的数据流，改善存储性能，SIMD浮点指令使处理器能同时执行4个浮点操作。144条SSE2指令处理在XMM寄存器中的紧缩双精度浮点数和在MMX与XMM寄存器中的紧缩整数·13条SSE3指令增强SSE，SSE2和x87FPU数学能力的性能。12
微机原理与接口技术 / 12 2.3.3 NetBurst微结构处理器的新技术 • 57条MMX指令操作8个64位长的MMX寄存器内的紧 缩字节（8个字节打包成一个64位长的数据）、字或 双字整型数上执行SIMD • 70条SSE指令处理在8个128位的XMM寄存器中的单 精度浮点数和在MMX寄存器中的紧缩整数。高速缓 存控制指令通过增加主存到Cache和处理器到主存的 数据流，改善存储性能，SIMD浮点指令使处理器能 同时执行4个浮点操作。 • 144条SSE2指令处理在XMM寄存器中的紧缩双精度 浮点数和在MMX与XMM寄存器中的紧缩整数。 • 13条SSE3指令增强SSE, SSE2和x87FPU数学能力的性 能。 1. SIMD技术
机原理与接口技术2.超线程(Hyper-Threading,HT)技术允许物理上单个的处理器采用共享执行资源的方法同时执行两个或更多的分离代码流（线程）HT技术由单处理器上的2个或者多个逻辑处理器组成，每个逻辑处理器都有自己的IA-32结构状态（AS）·每个逻辑处理器都有自己的IA-32通用寄存器、段寄存器、控制寄存器、调试寄存器等·逻辑处理器共享的资源包括执行引擎和系统总线接口支持HT的IA-32处理器传统多IA-32处理器系统ASASASAS处理器核心处理器核心处理器核心2个逻辑处理器每个处理器一共享一个核个独立封装13AS-IA-32结构状态
微机原理与接口技术 / 13 2. 超线程(Hyper-Threading, HT)技术 • 允许物理上单个的处理器采用共享执行资源的方法同 时执行两个或更多的分离代码流（线程） • HT技术由单处理器上的2个或者多个逻辑处理器组成 ，每个逻辑处理器都有自己的IA-32结构状态(AS) • 每个逻辑处理器都有自己的IA-32通用寄存器、段寄 存器、控制寄存器、调试寄存器等 • 逻辑处理器共享的资源包括执行引擎和系统总线接口 AS AS 处理器核心 支持HT的IA-32处理器 2个逻辑处理器 共享一个核 AS=IA-32结构状态 AS 处理器核心 传统多IA-32处理器系统 每个处理器一 个独立封装 AS 处理器核心
微机原理与接口技术3.双核(Dual-Core)技术·通过在一个物理封装中包含两个分离的完整执行核来提供硬件多线程能力·每个完整的执行核不仅有自己的AS，还拥有自己的执行引擎，总线接口与L2Cache。结构上有支持HT技术的和不支持HT技术的双核结构·多核（Multi-Core）、众核（Many-Core）技术PentiumEEIA-32处理器PentiumDIA-32处理器ASASASASASA执行引擎执行引擎执行引擎执行引擎LocalLocal LocalLocalLocalAPICLocalAPICAPICAPICAPICIAPICL2 CacheL2 CacheL2 CacheL2 Cache总线接口总线接口总线接口总线接口系统总线系统总线14
微机原理与接口技术 / 14 3. 双核(Dual-Core)技术 • 通过在一个物理封装中包含两个分离的完整执行核来 提供硬件多线程能力 • 每个完整的执行核不仅有自己的AS，还拥有自己的执 行引擎，总线接口与L2 Cache 。 • 结构上有支持HT技术的和不支持HT技术的双核结构 • 多核（Multi-Core）、众核（Many-Core）技术 Pentium D IA-32处理器 A S AS 执行引擎 执行引擎 Local APIC Local APIC L2 Cache L2 Cache 总线接口 总线接口 Pentium EE IA-32处理器 系统总线 AS AS 执行引擎 执行引擎 Local APIC L2 Cache L2 Cache 总线接口 总线接口 系统总线 AS AS Local APIC Local APIC Local APIC
警质用AMD的双核CPUOCPU1L2CacheL2 Cache(forcpuo)(forCPU1)System RequestInterfaceCrossbarSwitchMemoryHyperTransportControllerTechnologyIntel的PentiumD双核ExecutionExecutionCoreCore宝1MBL21MBL2CacheCacheBusIFBUSVFTONEHFSB15
微机原理与接口技术 / 15 AMD的双核 Intel的Pentium D双核