图2-1用2片74LS00组成的逻辑电路1)用2片74LS00组成如图2-1所示的逻辑电路，为便于接线和检查，在图中注明了芯片的型号及各引脚对应的编号。2）图中A、B、C接电平开关，Y、Y接发光二极管。3）按表2-1的要求填表，并写出Y、Y的逻辑表达式。4）将运算结果和实验结果比较。表 2-1输输出入ABCY,Y,000001001011001011011111（2）测试用异或门74LS86和与非门74LS00组成的半加器的逻辑功能Ay0028BNL6&图2-2用一个集成异或门和两个与非门组成的半加器由半加器的逻辑函数式可知，可以用一个异或门和一个与门组成半加器，因此用一个集成异或门和两个与非门组成的半加器如图2-2所示8
8 图 2-1 用 2 片 74LS00 组成的逻辑电路 1)用 2 片 74LS00 组成如图 2-1 所示的逻辑电路，为便于接线和检查， 在图中注明了芯片的型号及各引脚对应的编号。 2）图中 A、B、C 接电平开关，Y1、Y2接发光二极管。 3）按表 2-1 的要求填表，并写出 Y1、Y2的逻辑表达式。 4）将运算结果和实验结果比较。 表 2-1 （2）测试用异或门 74LS86 和与非门 74LS00 组成的半加器的逻辑功能 图 2-2 用一个集成异或门和两个与非门组成的半加器 由半加器的逻辑函数式可知，可以用一个异或门和一个与门组成半加 器，因此用一个集成异或门和两个与非门组成的半加器如图 2-2 所示 输 入 输 出 A B C Y1 Y2 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
1）在数字实验台上连接电路。图中A、B接电平开关，Y、Z接电平显示。2）按表2-2要求填表。表 2-2输出输入ABYz00011011（3）测试用异或门、与或非门和非门组成的全加器的逻辑功能全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一个与或非门和一个与非门实现。1）画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出表达式。Ai.si21Bi.2Ci-106125A13C239图2-32）连接电路，接线时注意与或非门中不用的与门输入端接地。9
9 1）在数字实验台上连接电路。图中 A、B 接电平开关，Y、Z 接电平显 示。 2）按表 2-2 要求填表。 表 2-2 输入 输出 A B Y Z 0 0 0 1 1 0 1 1 （3）测试用异或门、与或非门和非门组成的全加器的逻辑功能 全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一 块双异或门、一个与或非门和一个与非门实现。 1）画出用异或门、与或非门和非门实现全加器的逻辑电路图，写出表 达式。 图 2-3 2）连接电路，接线时注意与或非门中不用的与门输入端接地
3）当输入端As、B:、Ci-1为表2-3的情况时，用万用表测量S和C的电位并将其转为相应的逻辑状态填如表。表 2-3输入输出S,C,A,B,Ci-1000001001011100101110111五、实验报告（1）按各步骤填写表格；（2）总结逻辑电路的分析方法？10
10 3）当输入端 Ai、Bi、Ci-1为表 2-3 的情况时，用万用表测量 Si和 Ci的电 位并将其转为相应的逻辑状态填如表。 表 2-3 五、实验报告 （1）按各步骤填写表格； （2）总结逻辑电路的分析方法？ 输入 输出 Ai Bi Ci-1 Si Ci 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
实验三译码器和数据选择器一、实验目的（1）掌握中规模集成译码器74LS139的逻辑功能和使用方法：（2）掌握中规模集成数据选择器74LS153的逻辑功能和使用方法。二、实验设备与器件（1）数字示波器；（2）数字万用表：（3）数字实验台；1片（4）器件：74LS139双2一4线译码器1片74LS153双4选1数据选择器1片74LS00二输入端四与非门三、预习要求（1）复习译码器的工作原理及集成译码器的使用方法；（2）熟悉数据选择器的工作原理及集成数据选择器的使用方法：（3）复习集成译码器和集成数据选择器设计组合逻辑电路的方法。四、实验内容及实验步骤（1）译码器功能测试将74LS139译码器按图3-1接线，按表3.1.10输入电平分别置数，填输出状态。11
11 实验三 译码器和数据选择器 一、实验目的 （1）掌握中规模集成译码器 74LSl39 的逻辑功能和使用方法； （2）掌握中规模集成数据选择器 74LSl53 的逻辑功能和使用方法。 二、实验设备与器件 （1）数字示波器； （2）数字万用表； （3）数字实验台； （4）器件：74LSl39 双 2－4 线译码器 1 片 74LSl53 双 4 选 1 数据选择器 1 片 74LS00 二输入端四与非门 l 片 三、预习要求 （1）复习译码器的工作原理及集成译码器的使用方法； （2）熟悉数据选择器的工作原理及集成数据选择器的使用方法； （3）复习集成译码器和集成数据选择器设计组合逻辑电路的方法。 四、实验内容及实验步骤 （1）译码器功能测试 将 74LSl39 译码器按图 3-1 接线，按表 3.1.10 输入电平分别置数，填 输出状态
Vcc 2G2Y02Y12Y22Y32A2B74LS1391G1A1B1Y0 1Y1 1Y2 1Y3GND接电平开关接电平显示图3-174LS139译码器表 3-1输入输出使能选择Y,Y2GBAYoY3HXXLLLLHLHLHHL（2）译码器的转换将双2-4线译码器转换为3-8线译码器。1）画出转换器电路图：2）在实验台上接线并验证设计是否正确；3）填写该3一8线译码器功能表3-2。12
12 图 3-1 74LSl39 译码器 表 3-1 （2）译码器的转换 将双 2－4 线译码器转换为 3－8 线译码器。 1) 画出转换器电路图； 2) 在实验台上接线并验证设计是否正确； 3) 填写该 3－8 线译码器功能表 3-2。 输入 输出 使能 选择 G B A Y0 Y1 Y2 Y3 H X X L L L L L H L H L L H H